TEKNIK ELEKTRO: BiCMOS Logic ( 5.6 )

Tugas 2 : BiCMOS LOGIC (5.6)

DAFTAR ISI

Tujuan
Alat dan Bahan
Dasar Teori
Prinsip Kerja
Prosedur Percobaan
Video
Contoh Soal
Problem
Pilihan Ganda
Link Download

1. TUJUAN (kembali)

-Dapat mengetahui Teori dan Prinsip Kerja dari BiCMOS Logic

-Dapat membuat dan mensimulasikan Tugas Sistem Digital berupa rangkaian BiCMOS Logic

2. ALAT DAN BAHAN

Alat :

a. Power Supply

Power supply atau catu daya adalah suatu alat listrik yang dapat menyediakan energi listrik untuk perangkat listrik maupun elektronika lainnya.

b. Voltmeter

Voltmeter adalah alat ukur yang digunakan untuk mengukur beda potensial atau tegangan listrik dari dua titik potensial listrik.

Bahan :

a. N-Mosfet dan P-Mosfet

MOSFET (Metal Oxide Semiconductor Field Effect Transistor) adalah sebuah perangkat semionduktor yang secara luas di gunakan sebagai switch dan sebagai penguat sinyal pada perangkat elektronik.

Struktur N-Channel Mosfet atau disebut dengan NMOS terdiri dari subtract tipe P dengan daerah Source dan Drain deberi Difusi N+. Diantara daerah Source dan Drain terdapat sebuah celah sempit dari subtract P yang di sebut dengan channel yang di tutupi oleh isolator yang terbuat dari Si02.

P-Channel MOSFET memiliki wilayah P-Channel diantara Source dan Drain. Dia memiliki empat terminal seperti Gate, Drain, Source dan Body. Struktur Transistor PMOS terdiri atas tipe-n dengan daerah Source dan Drain diberi difusi P+.

b. Logicstate

Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya.

c. Logicprobe

Probe logika adalah probe uji genggam berbiaya rendah yang digunakan untuk menganalisis dan memecahkan masalah status logis dari rangkaian digital. Ketika banyak sinyal perlu diamati atau direkam secara bersamaan, penganalisis logika digunakan sebagai gantinya.

3. DASAR TEORI

Logika BiCMOS mengintegrasikan perangkat bipolar dan CMOS pada satu chip dengan tujuan untuk mendapatkan keuntungan yang hadir secara individual dalam keluarga bipolar dan logika CMOS. Sedangkan bipolar keluarga logika seperti TTL dan ECL memiliki keunggulan kecepatan switching yang lebih cepat dan output yang lebih besar drive kemampuan saat ini, skor logika CMOS di atas rekan bipolar ketika datang ke daya yang lebih rendah disipasi, margin kebisingan yang lebih tinggi, dan kepadatan pengepakan yang lebih besar. Logika BiCMOS berusaha untuk mendapatkan yang terbaik dari keduanya. Dua kategori utama perangkat logika BiCMOS telah muncul selama bertahun-tahun sejak saat itu diperkenalkan pada tahun 1985. Dalam satu jenis perangkat, sirkuit bipolar kecepatan sedang digabungkan dengan sirkuit CMOS berkinerja tinggi. Di sini, sirkuit CMOS terus memberikan disipasi daya rendah dan kepadatan pengepakan yang lebih besar. Penggunaan sirkuit bipolar secara selektif memberikan peningkatan kinerja. Di kategori lain, komponen bipolar dioptimalkan untuk menghasilkan sirkuit berperforma tinggi.

BicMOS Inverter

Gambar 5.55 menunjukkan skema internal inverter BiCMOS dasar. Ketika input LOW, N-channel MOSFET Q2 dan Q3 akan OFF. P-channel MOSFET Q1 dan N-channel MOSFET Q4 akan ON. Hal ini menyebabkan transistor Q5 dan Q6 masing-masing berada dalam status ON dan OFF. Transistor Q6 dalam keadaan OFF karena tidak mendapatkan tegangan basis-emitor bias maju yang diperlukan karena Q4 konduksi. Melakukan Q5 menggerakkan output ke status HIGH, mencari arus drive besar ke beban. Tegangan output status-HIGH diberikan oleh persamaan :

(5.7)

Gambar 55.1

Saat input digerakkan ke status HIGH, Q2 dan Q3 akan ON. Awalnya, Q4 juga ON dan output dilepaskan melalui Q3 dan Q4. Ketika Q4 OFF karena tegangan sumber gerbang jatuh di bawah tegangan ambang batas yang diperlukan, keluaran terus dilepaskan sampai tegangan keluaran sama dengan penurunan tegangan basis-emitor bias maju dari Q6 di wilayah aktif. Tegangan keluaran status-LOW diberikan oleh persamaan :

(5.8)

Gambar 55.2

BicMOS NAND

Gambar 5.56 menunjukkan skema internal dari NAND dua masukan dalam logika BiCMOS. Pengoperasian rangkaian ini dapat dijelaskan pada baris yang mirip dengan kasus inverter. Perhatikan bahwa MOSFET Q1 – Q4 merupakan NAND dua input di CMOS. Perhatikan juga kemiripan sirkuit ini dengan yang ditunjukkan pada Gambar 5.55. Tahap CMOS inverter Gambar 5.55 digantikan oleh CMOS NAND pada Gambar 5.56. N-channel MOSFET Q3 pada Gambar 5.55 diganti dengan koneksi seri MOSFET N-channel Q5 dan Q6 untuk mengakomodasi dua input. Tingkat tegangan output status-HIGH dan LOW dari rangkaian ini diberikan oleh persamaan :

Gambar 56.1

Gambar 56.2

Gambar 56.3

Gambar 56.4

4. PRINSIP KERJA

BicMOS Inverter

a. ketika tegangan rendah tau logicstate berlogika 0, maka Q1(pmosfet) aktif, sehingga source dan drain dari Q1 akan terhubung sehingga ada tegangan di drain. Sehingga arus akan mengalir dari power supplay ke source Q1 terus ke drain Q1 terus ke transistor Q5 karena adanya tegangan sebesar 5V, maka transistor akan aktif, maka arus dari power supply ke collector Q5 terus ke emitor Q5 terus ke logicprobe, sehingga logicprobe aktif. pada source Q3 juga ada tegangan tetapi karena Q3 OFF maka tidak ada arus yang mengalir di source Q3. Q3 OFF karena tegangan gate rendah. Q4 ON karena tegangan gate tinggi. tetapi tidak ada tegangan di source dan drain karena Q3 OFF yang mengakibatkan rangkaian open sirkuit. Karena tidak ada tegangan di kaki basis Q6 maka Q6 OFF.

Gambar 55.1

b. Ketika logicstate berlogika 1 maka Q! OFF karena tegangan gate tinggi dan Q2 akan aktif karena tegangan gate tinggi. Karena Q1 OFF maka tidak ada tegangan di drain dimana terhubung dengan Q5, sehingga Q5 OFF. Karena Q5 OFF maka arus tidak akan mengalir di collector ke emitor, sehingga logicprobe berlogika 0. Q3 akan ON karena tegangan pada gate tinggi. Q4 akan OFF karena tegangan pada gate rendah.

Gambar 55.2

BicMOS NAND

a. kondisi berlogika 0 dan 0

Q1 dan Q2 ON karena tegangan gate rendah. sedangkan pada Q3, Q4, Q5 dan Q6 akan OFF karena tegangan gate rendah. kaki basis pada Q8 terhubung dengan drain Q1 dan Q2. Sehingga akan ada tegangan di kaki basis Q8, dan Q8 akan ON. Maka akan ada arus yang mengalir dari power supply di collector dan ke emitor terus ke logicprobe. Maka Logicprobe akan berlogika 1.

Gambar 56.1

Gambar 56.2

b. kondisi logika 1 dan 0

Q1 akan ON karena tegangan gate rendah. Dan Q2 akan OFF karena tegangan gate tinggi. Q3 dan Q5 akan ON karena tegangan gate tinggi. karena kaki basis Q8 terhubung dengan drain Q1 maka akan ada tegangan di kaki basis Q8 sehingga Q8 akan aktif, yang membuat logicprobe berlogika 1.

Gambar 56.3

c. kondisi logika 0 dan 1

Q1 akan OFF karena tegangan gate tinggi. dan Q2 akan ON karena tegangan gate rendah. Q3 dan Q5 OFF karena tegangan gate rendah. Q4 dan Q6 ON karena tegangan gate tinggi. karena kaki basis Q8 terhubung dengan drain Q2 maka akan ada tegangan di kaki basis Q8 sehingga Q8 akan aktif, yang membuat logicprobe berlogika 1.

Gambar 56.4

d. kondisi logika 1 dan 1

Q1 dan Q2 OFF karena tegangan gate tinggi. Q3 Q4 Q5 dan Q6 akan ON karena tegangan gate tinggi. karena kaki basis Q8 terhubung dengan drain Q1 dan Q2 maka tidak ada tegangan di kaki basis Q8 sehingga Q8 akan tidak aktif, yang membuat logicprobe berlogika 0.

5. PROSEDUR PERCOBAAN

1. Siapkan semua alat dan bahan yang diperlukan

2. Disarankan agar membaca datasheet setiap komponen

3. Cari komonen yang diperlukan di library proteus

4. Untuk rangkaian fan-out logic gates, pasang Gerbang NAND, dan logic state, resistor ,relay, motor dc, transistor, diode, baterai dan power suply sesuai gambar rangkaian

5. Untuk Fan-out of the standard TTL logic family, pasang transistor, dan logicstate, resistor, power supply, diode, dan ground

6. Atur nilai resistor serta logic state

7. Coba dijalankan rangkaian apabila ouput hidup(motor dc) maka rangkaian bisa digunakan

6.VIDEO

7. CONTOH SOAL

1. Datasheet dari gerbang AND dua input quad (tipe 74S08) menentukan penundaan propagasi dan parameter catu daya sebagai VCC = 5,0 V (umum), ICCH (untuk keempat gerbang) = 18 mA, ICCL (untuk keempat gerbang gerbang) = 32 mA, tpLH = 4,5 ns dan tpHL = 5,0 ns. Tentukan spesifikasi produk kecepatan-daya!

Jawaban : 148.4 pJ

8. PROBLEM

1. Lihat diagram logika pada Gambar 5.66! Tentukan arus yang bersumber dari gerbang NAND ketika outputnya HIGH dan juga arus tenggelam ketika outputnya LOW, mengingat itu IIH (gerbang AND) = 0,02 mA, IIL (gerbang AND) = 0,4 mA, IIH (gerbang OR) = 0,04 mA, IIL (gerbang OR) =1,6 mA, IOH (gerbang NAND) = 1,0 mA, IOL (gerbang NAND) = 20,0 mA.

Jawaban : Arus HIGH-state =0.08 mA dan Arus LOW-state =2.0 mA

Dari Rangkaian tersebut kenapa output logicprobe berlogika 0 ?

Jawaban : Karena ketika input berlogika 1, maka Q1 (PMOS) tidak aktif, karena tegangan gate tinggi, sehingga rangkaian seperti terputus atau open circuit. Sehingga power supplay tidak terhubung dengan kaki basis transistor Q5, yang membuat tegangan di kaki basis menjadi 0 V. Yang membuat transistor menjadi tidak aktif, sehingga tidak ada arus yang mengalir dari power supply ke emitor dank e logicprobe, sehingga logicprobe berlogika 0

3. Dari gambar yang sama, jika diganti Q1 PMOS dengan NMOS, apakah logicprobe berlogika 1 ? Jelaskan!

Jawaban : IYA, karena pada saat tegangan tinggi di kaki gate Q1 NMOS maka NMOS akan ON, sehingga power supply terhubung dengan kaki basis transistor Q5 yaitu dengan tegangan 5V, yang membuat Q5 aktif. Sehingga ada arus yang mengalir dari power supply di collector ke emitor dan ke logicprobe, sehingga logicprobe berlogika 1.

9. PILIHAN GANDA

1. Q1 dan Q2 on dan Q3,Q4,Q5, dan Q6 off. Pada BicMOS NAND kondisi ini adalah....

a. berlogika 0 dan 1

b. berlogika 0 dan 0

c. berlogika 1 dan 1

d. berlogika 1 dan 0

Jawaban : b